FET là các linh kiện có dòng điện hoạt động không lớn, chỉ khoảng vài chục mA. Cho đến cuối các năm 1970, khi người Nhật đưa ra các transistor MOS “đường rãnh dọc” thì các MOSFET công suất mới sản xuất và ứng dụng mạnh mẽ, có xu hướng thay thế cho các transistor lưỡng cực (BJT). Do có nhiều ưu điểm và nhất là được điều khiển bằng điện áp, thay vì bằng dòng điện. Cần nhớ rằng để lái cho một transistor công suất lưỡng cực BJT, thì dòng cực nền cũng phải bằng một phần năm dòng cực thu được yêu cầu để giữ cho linh kiện ở trạng thái ON. Cũng vậy, các dòng lái cực nền ngược cao hơn được yêu cầu để đạt được tắt nhanh. Những hạn chế này đã làm cho việc thiết kế mạch lái cực nền thêm phức tạp và vì thế BJT có giá cao hơn MOSFET công suất. Hiện nay, các MOSFET công suất được chế tạo bởi tất cả các công ty sản xuất linh kiện bán dẫn rời (Diodes-Inc, Fairchild, Intersil, IR, ON Semiconductor, Siliconix, Supertex, TI, Vishay, và Zetex, cùng với các công ty châu Âu như Amperex, Ferranti, Infineon, NXP, và ST, và nhiều công ty Nhật như là Renesas và Toshiba). Các MOSFET công suất được các công ty đặt cho các tên gọi khác nhau: VMOS, TMOS, DMOS dọc, và HEXFET. Ngay cả đối với các transistor công suất truyền thống có vỏ bọc như TO-220, TO-247/ và D-PAK, chúng cũng có thể hoạt động với điện áp cao đáng ngạc nhiên (lên đến 1500 V hoặc hơn), và các dòng đỉnh hơn 1000 A (các dòng liên tục là 200 A), với RON dưới 0,001 Ω. Các MOSFET bán rẻ hơn một dollar nhiều, và chúng có đủ tất các dạng vỏ bọc thông thường của transistor. Bạn cũng có thể lấy chuỗi MOSFET trong dạng vỏ bọc IC nhiều chân tiêu chuẩn như là vỏ hai hàng chân truyền thống (DIP) và các dạng dán bề mặt khác nhau như SOT-23, SOIC, và TSOP. Trớ trêu, các MOSFET điện áp thấp rời bây giờ khó tìm thấy, trong khi không có sự thiếu thốn của các MOSFET công suất.
Các MOSFET công suất được sản xuất từ nhiều hãng sản xuất, tạo ra các lợi ích của MOSFET (tổng trở vào cao, dễ dàng mắc song song, không tồn tại “second breakdown”) có thể áp dụng được vào các mạch công suất. Nói một cách tổng quát, các MOSFET công suất dễ sử dụng hơn các transistor công suất lưỡng cực truyền thống. Tuy nhiên, cần xem xét các hiệu ứng do tụ ký sinh, và các sự thay thế phóng túng của các MOSFET trong các ứng dụng chuyển mạch có thể dẫn đến phá sản nhanh chóng.
Bài viết này nhằm giới thiệu đến các bạn một cái nhìn tổng quan về MOSFET công suất. Những chi tiết về tham số và ứng dụng của nó sẽ được trình bày ở các bài viết tiếp theo.
Các cấu trúc của MOSFET công suất
Một số cấu trúc đã được khám phá vào những năm 70, khi các MOSFET thương mại đầu tiên được giới thiệu. Tuy nhiên, hầu hết chúng đã bị loại bỏ (ít nhất cho đến bây giờ) để ủng hộ cấu trúc Vertical Diffused MOS còn gọi là Double-Diffused MOS hoặc đơn giản là VDMOS và cấu trúc LDMOS (Literal Diffused MOS).
VVMOSFET (Vertical V-Groove MOSFET)
VVMOS có hai nối đến cực nguồn, một nối cực cửa ở trên đỉnh và nối cực máng ở đáy, như hình 1. Kênh dẫn được cảm ứng dọc theo các mặt của rãnh hình-V giữa cực máng (nền n+, ở đó n+ có nghĩa là một lớp được cấy tạp chất cao hơn n ̶ ) và các kết nối cực nguồn. Chiều dài kênh dẫn l được xác lập bởi bề dày của các lớp bán dẫn, mà nó được điều khiển bởi các mật độ tạp chất và thời gian khuếch tán. Cấu tạo kênh dẫn dọc theo khe rãnh-V làm cho chiều dài kênh dẫn ngắn hơn loại kênh dẫn nằm ngang của LDMOS và các MOSFET truyền thống.
Và việc kim loại hóa cực cửa, cực nguồn được thực hiện. Transistor lưỡng cực (BJT) ký sinh, song song là đặc tính của cấu trúc MOS được biểu diễn rõ ràng trong linh kiện này. Để giảm nhỏ ảnh hưởng của nó trên các hoạt động đúng của transistor MOS kênh n, đoạn nối cực nguồn đến kinh dẫn thường được làm ngắn lại, như được biểu diễn trong hình 1a. Điều này cũng loại bỏ một diode tiếp xúc pn ký sinh nối cực nguồn và máng.
Hình 1a
Hình 1b
Chiều dài kênh dẫn l được xác định bởi chiều sâu việc khuếch tán. Độ rộng cực nền của một BJT cũng được xác định theo cùng cách. Một giá trị tiêu biểu của l sẽ là một hoặc hai micrometer. Một bất lợi phải trả giá cho cấu trúc VVMOS là tính chuyển động của electron bị giảm trong các kênh dẫn bên dưới các mặt của rãnh-V, trong việc so sánh với các linh kiện MOS thông thường.
Bởi vì vùng n ít tạp chất hơn kênh dẫn p, lớp nghèo hạt dẫn chỉ mở rộng một đường nhỏ vào trong kênh dẫn, và hầu hết điện áp bị rơi trên trên lớp nghèo hạt dẫn. Chỉ số xếp loại dòng điện đạt được bằng cách nối nhiều rãnh song song, như hình vẽ 1.8b.
Mỗi cực cửa của VVDMOS điều khiển dòng từ hai cực nguồn, một từ mặt này hay mặt kia của rãnh, khi nó chảy đến cực cửa chung. Dòng tập trung tại đỉnh hẹp của rãnh, như trong hình 2a, có thể hạn chế chỉ số xếp hạng dòng điện hữu dụng của linh kiện. Trong trạng thái tắt đỉnh nhọn sẽ gây ra một vùng cục bộ điện trường cao, và điều này có thể hạn chế chỉ số xếp hạng mức điện áp. Bằng cách sắp xếp việc khắc rãnh sẽ dừng lại trước khi tạo thành đỉnh, ta có cấu trúc rãnh-U biểu diễn trong hình 2b và có thể giảm đi cả hai vấn đề này.
Hình 2
Bởi vì các vấn đề điều khiển quá trình khắc acid có khó khăn, VVMOSFET khó để sản xuất. Đến một quy mô lớn chúng bị bỏ đi bởi một loại khác của transistor MOS dọc, chúng ta sẽ tập trung trên vấn đề này.
Chúng ta đã được thấy có thể sử dụng hai sự khuếch tán liên tiếp (khuếch tán-kép), đầu tiên một sự khuếch tán sử dụng Bo, rồi một sự khuếch tán sử dụng Phosphor, để tạo ra hai tiếp xúc pn đặt cách nhau. Điều này là bản chất để sản xuất các BJT và có thể sử dụng để xác định chiều dài kênh dẫn trong các transistor VVMOS. Sự trải rộng ra theo các bên khác nhau của hai sự khuếch tán có thể được sử dụng theo cùng cách. Kỹ thuật này được áp dụng đầu tiên cho linh kiện LITERAL MOS. Cấu trúc của linh kiện được biểu diễn trong hình 4. Chúng ta sẽ xem nó là một “ transistor DMOS đúng nghĩa ” LDMOS, ở đây chữ D có nghĩa là hai lần khuếch tán (khuếch tán-kép), chiều dài kênh dẫn thì không còn phụ thuộc vào in ảnh lito, nhưng vào sự điều khiển sự trải rộng ra của các sự khuếch tán Bo và Phosphor liên tiếp xuyên qua cùng cửa sổ oxid.
Cấu trúc MOS dọc được khuếch tán hai lần, nó đã trở nên rất quan trọng và chúng ta sẽ xem nó là VDMOS. Hình 1.11 biểu diễn, sử dụng kỹ thuật khuếch tán-kép để xác định chiều dài l, và nó cung cấp điện áp cực máng dọc trong lớp ghép n–
LDMOS (Literal Diffused MOS)
Hình 3
Hình 4
Hình 5
Kênh dẫn ngắn hơn kết quả là trở kháng thấp hơn, nó cho phép dòng và áp cao hơn. Hình 3b biểu diễn cấu trúc cơ bản của một LDMOS. Hình 1.10 cũng minh họa cho một LDMOS, trong đó l là chiều dài kênh dẫn. Chiều dài này một là yếu tố quyết định cho trở kháng kênh dẫn tức RON của MOSFET công suất, nó cũng thể hiện nhiều MOSFET được tạo ra trên cùng một nền p ̶ (trong hình là 2) các cực của nó được nối chung với nhau tạo thành các MOSFET mắc song song nhau, điều này càng làm giảm nhỏ trở kháng kênh dẫn. LDMOS là một transistor cấu trúc khuếch tán-kép bình thường, có kênh dẫn nằm ngang và là một MOSFET loại giàu được thiết kế cho các ứng dụng công suất. Khi cực cửa dương, một kênh dẫn rất ngắn được cảm ứng trong lớp p giữa cực nguồn ít hạt dẫn và vùng n. Các hạt dẫn chính đi từ cực nguồn đến cực máng qua các miền n và kênh dẫn cảm ứng như được chỉ ra. Linh kiện này có một kênh giữa máng và nguồn ngắn hơn loại MOSFET loại giàu quy ước (hình 3a). (Kênh dẫn của loại MOSFET quy ước được tạo ra, do các hạt dẫn từ nền loại p khuếch tán và được hút, khi cực cửa dương, tích tụ bên dưới lớp SiO2 dưới cực cửa tạo thành).
Cấu trúc này gọi là đa kênh. Đây là một cấu trúc trong việc sản xuất MOSFET công suất (hình 5).
VDMOS (Vertical Diffused MOS)
Vertical Diffused MOS là một cấu trúc phổ biến nhất của MOSFET công suất. Cấu trúc này tránh được hai bất lợi chính của LDMOS là cấu trúc cực máng ít tạp chất, dẫn đến một diện tích bề mặt có giá trị sử dụng bị lấy để cung cấp điện áp cực máng. Vấn đề thứ hai là các LDMOST phát sinh nhu cầu tạo ra các kết nối (đến cực nguồn, cực cửa, và cực máng) trên cùng bên trên bề mặt. Cả hai ảnh hưởng làm giảm diện tích silicon hiệu quả dùng để tạo thành các vùng transistor tích cực. Như vậy, có một hệ số sử dụng silicon thấp. Kết quả, các LDMOS công suất ít được sử dụng như các linh kiện rời, trừ ra trong vài ứng dụng tuyến tính. Chúng được sử dụng nhiều trong các IC công suất.
Hình 6
TMOS là tên gọi của Motorola cho VDMOS, một cải tiến của VVMOS kênh dẫn dọc. Cấu trúc kênh dẫn dọc của TMOS được vẽ trong hình 6. Cấu trúc cực cửa được nhúng trong lớp polysilicon, và kết nối cực nguồn là liên tục hết toàn bộ diện tích bề mặt. Cực máng ở dưới đáy. TMOS có mật độ đóng gói hơn VVMOS, trong khi vẫn duy trì lợi ích kênh dẫn ngắn. Có nhiều tranh cãi cho tên gọi VDMOS. Trong các phần dưới đây ta sẽ gọi TMOS là VDMOS. Dòng chảy của electron được vẽ trong hình 7.
Hình 7
Cấu trúc tế bào của VDMOSFET
Một phát triển quan trọng trong công nghệ mạch tích hợp MOS trong các năm 70 là việc sử dụng polycrystalline silicon, hơn là nhôm, để tạo thành điện cực cực cửa. Nó có một số tiện ích cho MOSFET công suất như:
- Đơn giản hóa việc nối kim loại: một lớp oxide có thể được tạo ra trên lớp poly-Si, và bọc kim cực cửa thì có thể được mở rộng trên toàn bề mặt trên (hình 6).
- Lớp poly-Si có thể được đặt với độ chính xác lớn, và oxid cực cửa ổn định hơn, ít xảy ra nhiểm bẩn hơn khi một kết nối cực cửa nhôm được sử dụng. Kết quả điều khiển điện áp ngưỡng tốt hơn.
- Cực nguồn tự xếp hàng tự động với bên cạnh cực cửa.
Một bất lợi của polycrystalline silicon là nó có một trở kháng cao hơn nhôm. Một giá trị tiêu biểu là 30 Ω trên inch vuông. Điều này làm tăng lên trở kháng cửa 1-2 Ω, đủ để hạn chế hoạt động ở tần số cao bởi vì cần nạp cho điện dung cực cửa. Đây là một mặt mà hoạt động của linh kiện với cực cửa nhôm có thể ưu việt hơn.
Sự sử dụng tốt nhất của silicon đạt được, do sản xuất các FET trong một cấu trúc tế bào, như vẽ trong hình 8. Vài sơ đồ khác nhau được sử dụng, như tế bào hình lục giác (Hexagonal) hình 8a, tế bào hình vuông. Và khả năng đạt được dòng cao bằng cách nối nhiều tế bào song song với nhau.
Hình 8
Quan trọng hiểu rõ giá trị sự thành công của VDMOS không phụ thuộc vào một bước phát minh chính nào, mà là kết quả của sự kết hợp một số các đặc tính quan trọng với nhau. Những điều này bao gồm cấu trúc dọc, quá trình khuếch tán kép, cực cửa polycrystalline silicon, và cấu trúc tế bào. Đi theo điều này, có vài điều quan trọng, nhưng công nghệ tinh luyện tinh tế hơn đã được thông báo theo các cách khác nhau, bởi nhiều nhà sản xuất khác nhau và do vậy hoạt động của linh kiện được cải thiện vững chắc.
Phần tích cực của linh kiện bao gồm nhiều phần tử được nối song song để cho một khả năng xử lý dòng cao với dòng điện được chảy dọc qua chip. Mật độ tế bào được xác định bởi các yêu cầu dung sai in ảnh lito trong việc định nghĩa các cửa sổ trong polysilicon và oxid cửa-nguồn và cũng bởi độ rộng của đường polysilicon giữa các tế bào cạnh nhau. Giá trị tốt nhất cho độ rộng đường và vì thế mật độ tế bào thay đổi như một hàm số của hệ số điện áp máng-nguồn. Điển hình các mật độ là 1,6 triệu tế bào trên một inch vuông cho các loại điện thế thấp và 350.000 tế bào trên một inch vuông cho các loại điện thế cao. Dãy tế bào được bao quanh bởi một cấu trúc giới hạn gờ cạnh để điều khiển sự phân phối điện trường trong trạng thái tắt của linh kiện.
