Phân cực transistor trường

Phân cực transistor trường FET là cung cấp năng lượng DC cho FET để xác định trạng thái của FET trên đặc tuyến ngõ ra và xác định điểm làm việc tĩnh Q. 

Không giống như transistor lưỡng cực, hiện tượng hồi tiếp nhiệt dương không xảy ra với transistor trường. Tuy nhiên, với cách phân cực điện áp cực cửa xác định đơn giản, các khác biệt lớn của đặc tuyến truyền đạt cực đại và cực tiểu, làm cho I_D không định được trước. Để đạt được những giới hạn hợp lý trên dòng máng tĩnh (I_D) và điện áp máng-nguồn (V_DS), điện trở nguồn và kỹ thuật phân cực bằng cầu phân áp phải được sử dụng. Với vài ngoại lệ, mạch phân cực MOSFET cũng tương tự như mạch dùng cho JFET. Các tính toán thiết kế phân cực tĩnh cho FET sử dụng phương pháp đồ họa, dựa vào các đặc tuyến truyền đạt và đặc tuyến dòng ngõ ra.

Nguyên tắc phân cực tĩnh cho FET

Với một mạch khuếch đại dùng FET, V_DS phải giữ lại vùng thắt kênh của đặc tuyến. Điều này có nghĩa là nó phải không được cho phép giảm bên dưới mức điện áp thắt kênh V_P. Do đó khi thiết kế một mạch phân cực FET, điện áp máng-nguồn phải luôn luôn là giá trị cực tiểu của (điện áp thắt kênh) + 1 V:

                                    V_DS(min)  =  V_P  +  1 V                       (1-1)

Khi có một điện áp phân cực bên ngoài V_GS, điện áp thắt kênh cho mức phân cực này trên đặc tuyến là V_P – V_GS, với V_P là điện áp thắt kênh ở V_GS = 0. Tương ứng, điện áp máng-nguồn cực tiểu có thể giảm là

                                    V_DS(min) = V_P  –  V_GS  + 1 V                (1-2)

Khi FET được sử dụng như một công tắc (switching mode), linh kiện sẽ tắt hoặc mở trong vùng điện trở của đặc tuyến ngõ ra.

Mạch phân cực bằng điện áp cố định

Xem xét mạch trong hình 1-1. Cực cửa của FET nối với điện trở R_G cấp điện áp phân cực – V_G. Điện áp cực cửa điều khiển mức dòng cực máng trong mạch này; ngoài ra không có gì nữa ảnh hưởng đến I_D. Điện áp cực cửa là một giá trị xác định, vì thế mạch được gọi là mạch phân cực bằng điện áp cố định. Giả dụ đặc tính truyền đạt cực tiểu được dùng để thiết kế mạch, và hơn nữa giả dụ rằng FET có đặc tuyến truyền đạt cực đại (hoặc đôi khi giữa giá trị cực đại và cực tiểu). Thì I_D sẽ lớn hơn nhiều giá trị mong muốn, và điện áp sụt trên R_D sẽ lớn hơn giá trị mà mạch được thiết kế. Vì thế, với V_DS = V_DD – I_DR_D, điện áp V_DS có thể là rất nhỏ mà linh kiện sẽ hoạt động trong vùng điện trở của đặc tuyến ngõ ra thay vì là vùng thắt kênh. Nếu điều này xảy ra, mạch sẽ hoạt động không như một mạch khuếch đại.

V_DS  =  V_DD  –  I_DR_D                (1-1)

Hình 1-1: Mạch nguồn chung phân cực bằng điện áp cố định

Đặc tuyến truyền đạt cực đại luôn luôn được sử dụng trong các thiết kế mạch phân cực cho FET. Dòng cực máng không thể lớn hơn giá trị thiết kế và FET sẽ không bị lái vào vùng điện trở của đặc tuyến ngõ ra. Nếu FET được sử dụng trong mạch có một đặc tuyến truyền đạt giữa cực đại và cực tiểu, I_D sẽ nhỏ hơn mức thiết kế, I_DR_D sẽ nhỏ hơn giá trị mà mạch được thiết kế, và V_DS sẽ lớn hơn giá trị cực tiểu được yêu cầu .

Như đã biết transistor trường có một trở kháng vào rất lớn. Để đạt được điều này, R_G phải đủ lớn sao cho trở kháng ngõ vào của mạch vẫn duy trì cao. Tuy nhiên có một giới hạn trên cho giá trị điện trở mà nó được sử dụng. Nếu R_G quá lớn, hạt dẫn tích lũy trên cực cửa có thể mất một thời gian dài để thoát. Như vậy, điện áp cực cửa sẽ không là một giá trị ổn định, và do đó dòng cực máng sẽ không được xác định. Giới hạn trên phù hợp là 1 MΩ. Thường thì R_G không nên vượt giá trị này.        

Hình 1-2: Mạch phân cực bằng điện áp cố định sử dụng FET kênh p. Khi V_DD âm, V_G phải là dương. Nếu một điện áp V_DD dương nối tới cực nguồn, V_G phân cực cực cửa phải dương hơn cực nguồn.

Hình 1-2 (b) cũng là mạch FET kênh p với một điện áp cung cấp dương. Trong trường hợp này, cực nguồn của FET nối với V_DD, và R_D nối đất. Để phân cực ngược tiếp xúc kênh dẫn và cực cửa, cực cửa phải dương so với cực nguồn. Do đó, điện áp phân cực cực cửa phải dương hơn so với V_DD.

Mạch tự phân cực

Trong mạch tự phân cực, một điện trở mắc nối tiếp với cực nguồn của FET cung cấp điện áp phân cực cực cửa. Xem xét mạch mạch tự phân cực của FET kênh n như hình 1-3(a). Sụt áp trên R_S là

                                                V_S  =  I_D × R_S                    (1-2)

Nếu I_D = 1 mA và R_S = 1 kΩ, thì V_S  =  1 mA  ×  1 kΩ  =  1 V.

Trong trường hợp này, cực nguồn là 1 V dương so với đất. Hay nói cách khác, đất là 1 V âm so với cực nguồn. Cực cửa FET nối đất qua điện trở R_G, cực cửa là 1 V âm so với nguồn; có nghĩa là điện áp phân cực cửa-nguồn là V_GS = –1 V.

Trong mạch tự phân cực FET kênh p [hình 1-3(b)], V_S bằng I_D × R_S. Nhưng ở đây, V_S làm cho cực nguồn của FET âm 1V so với nguồn cung cấp V_DD. Do đó, V_DD và cực cửa của FET (nối với V_DD qua R_G) là 1 V dương so với cực nguồn; có nghĩa là, V_GS = +1 V.

Với một mạch tự phân cực FET,             

V_GS  =  I_D ×  R_S                       (1-3)

Để phân tích một mạch tự phân cực, một đường phân cực được vẽ trên đặc tuyến truyền đạt. Đường phân cực này hoàn toàn khác với đường phân cực của mạch phân cực bằng điện áp cố định. Bằng cách đưa R_S và các giá trị phù hợp của I_D vào phương trình (1-3), Ta có được các mức V_GS. Cộng điện áp rơi trên R_D, trên sụt áp máng–nguồn và sụt áp trên R_S cho ta

V_DD  =  I_DR_D + V_DS + I_DR_S                   (1-4)

Phương trình (1-4) có thể dùng để tính mức cực đại và cực tiểu của V_DS với một I_D(max) và I_D(min) được xác định.

Tụ thoát C_S được ghép vào mỗi mạch trong hình 1-3. Các tụ này hoạt động hoàn toàn giống chức năng của tụ thoát cực E trong mạch phân cực bằng dòng emitter cho transistor lưỡng cực. Nếu không có tụ C_S, độ lợi điện áp của mạch (từ cực cửa đến cực máng) sẽ rất hạn chế. Toàn bộ tải dc cho mạch tự phân cực là R_D + R_S. Tải ac với R_S được thoát (và không có tụ liên lạc ghép với tải) là R_D. Như vậy, giống như mạch lưỡng cực BJT, đường tải dc và ac phải được vẽ để mô tả được hoạt động của FET .

Phân cực bằng cầu phân áp

Với mạch tự phân cực ở phần trên, ta thấy rằng sử dụng điện trở R_S với các giá trị lớn sẽ đem lại I_D(max) và I_D(min) sát gần lẫn nhau, nhưng các mức I_D nhỏ, đó là kết quả từ việc sử dụng các giá trị R_S lớn. Như sẽ được chỉ ra, phân cực bằng cầu phân áp cho phép sử dụng các giá trị R_S lớn hợp lý mà không làm cho I_D rất nhỏ.

Hai mạch phân cực FET bằng cầu phân áp được vẽ ở hình 1-4. Kiểu mạch này là sự kết hợp việc sử dụng điện trở nguồn, như trong mạch tự phân cực, với một điện áp phân cực cực cửa V_G được lấy từ nguồn cung cấp qua cầu phân áp. Xem mạch FET kênh n ở hình 1-4(a), ta thấy rằng V_G làm cho cực cửa dương hơn so với đất. Sụt áp trên R_S là V_S = I_DR_S, làm cho cực cửa dương so với đất. V_S luôn luôn lớn hơn V_G, vì điện thế cực nguồn có thế cao hơn cực cửa. Như vậy cửa âm hơn so với nguồn.

Trong mạch FET kênh p được vẽ ở hình 1-4(b), V_S làm cho cực cửa âm so với V_DD. Cầu phân áp làm cho V_G âm so với V_DD. Ở đây một lần nữa, V_S lớn hơn V_G, Như vậy cực cửa dương hơn so với cực nguồn. Điều này, dĩ nhiên, là yêu cầu cực tính để phân cực ngược cửa-nguồn trên FET kênh p.

Cả hai mạch trong hình 1-4 đều dùng tụ thoát, thoát điện trở nguồn R_S. Điều này làm cho độ lợi ac của mạch cực đại.

Một lần nữa, kỹ thuật đồ họa để vẽ đường phân cực trên đặc tuyến truyền đạt của FET là phương pháp tốt nhất cho thiết kế và phân tích mạch phân cực. Một phương trình quan hệ giữa V_GS và I_D phải được dẫn ra, sao cho phù hợp với các giá trị được tính toán, để vẽ được đường phân cực. Như đã biết ở trên,

                                    V_GS  =  V_G – I_DR_S            (1-5)

Vì không có dòng cực cửa,

Suy ra,

Như thường làm, thiết kế một mạch bắt đầu với các giá trị đặc tả của V_DD, I_D(max) và V_DS(min). Với mạch phân cực bằng cầu phân áp, V_S không thể có được trực tiếp từ đặc tuyến truyền khi I_D(max) được vẽ. Thật vậy, V_DD đầu tiên phải được chia ra giữa V_RD, V_DS và V_S . Với V_DS(min) được đặc tả, phần còn lại của V_DD được chia ra giữa V_RD và V_S. Độ lợi của một tầng khuếch đại dùng FET sẽ tỷ lệ thuận với R_D. Độ lợi cực đại đạt được bằng cách cho R_D càng lớn có thể được, và cho một mức I_D, để yêu cầu có sụt áp cực đại trên R_D. Tuy nhiên, Sự ổn định phân cực lớn nhất đạt được bằng cách làm cho R_S lớn có thể, và chính điều này làm cho V_S cực đại. Một sự thoả hiệp hợp lý giữa hai yêu cầu mâu thuẩn này là làm cho V_S và V_RD bằng nhau. Và giá trị của V_S được quyết định chọn, tất cả các giá trị điện trở có thể được tính.

Để phân tích một mạch phân cực FET bằng cầu phân áp, phương trình (1-6) được dùng để vẽ đường phân cực. Giao điểm của đường phân cực và đặc tuyến truyền cho I_D(max) và I_D(min). Một khi những mức này được xác định, điện áp cực đại và cực tiểu suốt mạch có thể dễ dàng tính toán được.

Các mạch phân cực JFET khác

Phân cực bằng hồi tiếp máng

Hình 1-5: Mạch phân cực bằng hồi tiếp máng dùng JFET kênh n.

Mạch phân cực FET hình 1-5 tương tự cách phân cực bằng cầu phân áp. Tuy nhiên thay cho điện áp cung cấp được phân áp bằng điện trở R₁ và R₂, điện áp máng V_D được phân ra để phân cực cho cực cửa. Mạch tương tự mạch BJT phân cực bằng dòng cực phát kết hợp với hồi tiếp dòng cực thu về gốc. Mạch được thiết kế cho một mức V_D và I_D riêng. Khi I_D lớn hơn giá trị thiết kế, có một sụt áp lớn trên R_D, và V_D bị giảm. Giảm V_D gây ra giảm điện áp V_G. Tăng mức I_D cũng tăng V_S. Hai hiệu quả này (tăng V_S và giảm V_G) cho một điện áp lớn V_GS phân cực ngược nguồn – cửa và như vậy hướng đến kéo I_D trở lại mức thiết kế của nó. I_D(max) và I_D(min) của mạch này sát với nhau hơn so với mạch phân cực bằng cầu phân áp nguyên thủy.

Thủ tục thiết kế cho mạch ở hình 1-5 cũng giống như cho mạch phân cực bằng cầu phân áp. Trừ một điều là điện áp qua R₁ bây giờ là V_D – V_R2, thay vì V_DD – V_R2. Để phân tích mạch, một đường phân cực phải được vẽ, như luôn luôn vậy. Điều này yêu cầu phương trình quan hệ V_S và I_D:

Phân cực bằng nguồn dòng cố định

Mỗi mạch phân cực FET được khảo sát đã cải tiến nhiều, bằng việc tạo ra đường phân cực tốt hơn có thể, so với mạch trước. Rõ ràng, đường phân cực tốt hơn làm cực tiểu hóa khác biệt giữa I_D(max) và I_D(min). Mạch trong hình 1-6 cho một đường phân cực nằm ngang, bằng cách sử dụng một transistor lưỡng cực phân cực bằng dòng cực phát, để ổn định I_S. Vì I_D = I_S, dòng máng của FET vẫn duy trì không đổi. Nếu mạch là một mạch khuếch đại, cực nguồn của FET phải được thoát bởi tụ như hình vẽ. Mạch cực phát transistor không cần một tụ thoát, vì không có tín hiệu đưa vào cực nền của nó.

Hình 1-6: Mạch phân cực JFET kênh n bằng dòng cực nguồn dùng BJT

Thiết kế một mạch ở hình 1-6 đơn giản bao gồm sự lựa chọn các điện áp thích hợp, các mức dòng điện và tính toán các điện trở. Điện áp phân cực ngược cửa-nguồn V_GS cực đại được xác định đầu tiên bằng cách vẽ I_D trên đặc tuyến truyền cực đại và đọc V_GS(max) tại I_D. Điện áp cực phát V_E nên chọn là giá trị tối thiểu của 5 V, nhưng dòng emitter thoả đáng có thể đạt được ổn định với điện áp nhỏ như 3 V. Để tránh cho transistor bão hoà, V_CE khoảng V_GS(max) + 2 V. Điện áp nguồn V_S bằng V_{CE +} V_E, như minh họa. V_G được tính toán là V_{S –} V_GS(max). Sụt áp trên R_D là (V_DD – V_DS(min) – V_S). Mạch FET và mạch phân áp BJT được thiết kế theo cách thông thường của mỗi linh kiện. 

Sử dụng điện áp cung cấp ±

Khi điện áp ± được sử dụng, cực cửa FET sẽ được nối bình thường với đất qua một điện trở, như minh hoạ ở hình 1-7 bên dưới. Trong trường hợp này, mạch hoạt động như một mạch phân cực bằng cầu phân áp với V_G bằng V_SS. Điện áp tại cực nguồn của FET là +V_GS trên mức cực cửa được nối đất. Điều này có nghĩa là tổng của V_RD và V_DS là (V_DD – V_GS), và sụt áp trên điện trở nguồn là V_S = V_GS + V_SS.

Hình 1-7: Mạch phân cực bằng cầu phân áp dùng điện áp ±

Một khi các mức điện áp được biết, việc thiết kế mạch cũng theo các thủ tục đã sử dụng cho mạch phân cực bằng cầu phân áp. Với I_D và sụt áp đã biết, R_D và R_S được tính dễ dàng. R_G được chọn là 1 MΩ hoặc nhỏ hơn, Việc phân tích mạch này cũng giống như mạch phân cực bằng cầu phân áp.

Phân cực MOSFET

Các mạch phân cực cho MOSFET hoàn toàn tương tự các mạch được dùng phân cực cho JFET. Trong trường hợp của MOSFET kênh có sẵn (loại nghèo), điện áp cửa-nguồn (V_GS) có thể dương hoặc âm trong cả hai loại kênh n và kênh p. Bất kỳ mạch phân cực FET nào đã được nghiên cứu rồi có thể được dùng để cho một V_GS âm cho một linh kiện kênh n, hoặc một V_GS dương cho kiểu kênh p. Hoạt động một MOSFET kênh n (hoặc một linh kiện loại nghèo hoặc một linh kiện chế độ giàu) trong chế độ tăng hạt dẫn (chế độ giàu), cực cửa phải được phân cực dương so với nguồn. Mạch tự phân cực không thuận tiện trong trường hợp này, và nếu kiểu phân cực bằng điện áp cố định được dùng, V_GS phải là một số dương. Những lưu ý tương tự cũng áp dụng cho một MOSFET kênh p được hoạt động trong chế độ giàu, trừ một điều là cực cửa phải âm so với cực nguồn.

Xem xét hai mạch phân cực bằng điện áp cố định và đặc tuyến truyền đạt trong hình 1-8. Mỗi mạch dùng một MOSFET loại nghèo, do đó V_GS có thể dương, âm hoặc bằng không. Trong hình 1-8(a), cực cửa được nối tới nguồn qua điện trở R_G. V_GS là bằng không, và đường phân cực tĩnh được vẽ trên đặc tuyến truyền tại gía trị đó của V_GS [hình 1-8(c)]. I_D(max) và I_D(min) được đọc tại giao điểm của đường phân cực và đặc tuyến truyền đạt.

Trong mạch hình 1-8(b), V_G là dương được lấy từ V_DD qua R₁ và R₂. Như được minh họa trên đặc tuyến truyền đạt, đường phân cực cho mạch này được vẽ tại V_GS = + V_G MOSFET loại giàu kênh n được dùng trong mạch trình bày ở hình 1-9. Những linh kiện này phải có cực cửa của nó dương so với nguồn để cho dòng cực máng chạy. Mạch ở hình 1-9(a) tương tự như ở hình 1-8(b), và một lần nữa đường phân cực phải được vẽ tại V_GS = + V_G (phân cực kiểu hồi tiếp máng–cửa). V_G như vậy luôn luôn bằng với V_D. Do đó,

                                    V_G  =  V_DD – I_DR_D                                                       (1-8)

Phương trình (1-8) được dùng để vẽ đường phân cực trên đặc tuyến truyền. Tại điểm A, I_D = 0 và V_GS = V_DD; tại điểm B, V_G = 0 và I_D = V_DD/R_D.

Trong trường hợp khi cực máng nối trực tiếp đến cửa sẽ tạo ra điện áp máng-nguồn quá thấp, mạch trong hình 1-9(c) có thể thích hợp. Đây là sự thay đổi đơn giản của cách phân cực hồi tiếp máng-cửa, nhưng với V_D được phân áp bởi R₁ và R₂.

Phân cực switching FET

Một transistor trường trong một mạch switching thì thường hoặc ở trạng thái tắt với dòng máng bằng không, hoặc trạng thái mở với điện áp máng-nguồn nhỏ nhất có thể. Giống như trong trường hợp của một công tắc BJT, một dòng rỉ nhỏ chảy khi FET đang tắt. Dòng rỉ máng-nguồn này quá nhỏ mà ta có thể hoàn toàn bỏ qua. Khi FET mở, điện áp máng-nguồn cực tiểu không giống điện áp bão hòa như xảy ra với transistor lưỡng cực. Trong một FET được phân cực mở, sẽ không có sự thâm nhập của vùng nghèo hạt dẫn vào trong kênh dẫn. Vì thế, điện áp rơi từ máng đến nguồn chỉ là số lần dòng máng điện trở kênh dẫn:

                                    V_DS(on)  =  I_D  ×  R_D(on)          (1-9)

Vài transistor trường, được thiết kế đặc biệt cho switching, có điện trở kênh dẫn rất thấp. Thí dụ, 2N4856 JFET có R_D(on) = 25 Ω . Với mức dòng cực máng thấp, V_DS(on) có thể nhỏ hơn rất nhiều 0,2 V mà đó là điện áp điển hình V_CE(sat) của một transistor lưỡng cực.

Hình 1-10 trình bày một mạch công tắc JFET ghép trực tiếp. Khi V_i = 0, cực cửa và cực nguồn của FET cùng mức điện thế và không có sự xâm lấn sâu của vùng nghèo hạt dẫn. Điện áp ngõ ra sẽ là V_o = V_DS(on) như phương trình (7-10). Để bật FET tắt, V_i phải vượt qua mức điện áp pinch–off cực đại của linh kiện. Biên độ tín hiệu vào có thể lớn hơn V_P, nhưng không lớn hơn quá nhiều V_DD – V_i, (toàn bộ điện áp cực máng-cửa) gần bằng điện áp đánh thủng máng-nguồn. Có một quy luật đơn giản là hãy chọn V_i bằng V_P(max) + 1.

Mạch FET trong hình 1-10(b) thường ở trạng thái mở, bởi vì cực cửa của nó có cùng mức điện thế dc như cực nguồn. Một lần nữa, cạnh xuống của tín hiệu vào được yêu cầu lớn hơn V_P để bật cho linh kiện tắt. Tuy nhiên, bởi vì tụ C₁ chặn thành phần dc của điện áp ngõ vào cho cực cửa của FET, nên mức dc của V_i không quan trọng.

Việc thiết kế gần đúng cho mạch trong hình 1-10 thường thì là hướng đến một mức điện áp đặc tả của V_DS(on). Khi một FET được chọn, và R_D(on) của nó đã được biết, dòng máng sẽ được tính toán từ phương trình (1-9) . Dĩ nhiên, I_D không thể là quá nhỏ gần bằng dòng rĩ máng-nguồn, R_G thì thường được chọn là 1 MΩ hoặc nhỏ hơn.

Thí dụ

Một mạch JFET switching như hình 1-10(b) có V_DS không lớn hơn 200 mV khi transistor dẫn. Điện áp cung cấp V_DD = 12 V, một JFET 2N4859 được sử dụng. Tính toán R_D và chọn một giá trị điện trở chuẩn. Cũng vậy, xác định biện độ điện áp tín hiệu vào phù hợp và chọn điện trở R_G.

Hình 1-10

Giải

Từ data sheet của 2N4859 ta có :

                                    R_D(on) = 25 Ω

Từ phương trình (1-9)

Từ data sheet của 2N4859 ta có:

V_P(max) = V_GS(off) = – (10 V + 1 V)

                                          V_i   =  V_P + 1V = – (10 V + 1V) =  – 11 V

                                          R_G  =  1 MΩ

Hai mạch Switching MOSFET loại kênh dẫn cảm ứng được minh họa ở hình 1-11. Mạch ghép trực tiếp ở hình 1-11(a) yêu cầu một điện áp vào dương đưa vào cực cực cửa để bật mở linh kiện. Khi V_i là 0, MOSFET tắt. Mạch ghép bằng tụ ở hình 1-11(b) thì thường ở trạng thái tắt. Một cạnh lên dương của ngõ vào được yêu cầu để bật linh kiện mở (dẫn). Ở đây một lần nữa, sự hiện diện của tụ C₁ làm cho mức dc của V_i không quan trọng nữa.

Hình 1-11