Transistor trường FET có các ứng dụng tương tự các ứng dụng của BJT như: khuếch đại, dao động, điều chế… Tuy nhiên, do hệ số khuếch đại không lớn như BJT nên FET ít được sử dụng để khuếch đại tín hiệu nhỏ, trừ khi có mong muốn sử dụng tổng trở ngõ vào rất lớn của FET. Nhưng trong các mạch khuếch đại tín hiệu lớn, khuếch đại công suất, các MOSFET công suất có ưu điểm hơn nhờ chịu được điện áp cung cấp lớn. Ở chế độ switch, FET là một công tắc lý tưởng so với công tắc BJT, nhờ vào điện trở kênh dẫn RD(ON) rất bé và RD(OFF) rất lớn. Nhờ vào các ưu điểm này FET được sử dụng làm các công tắc tương tự (analog switch). Ngoài ra FET có điện trở kênh dẫn thay đổi tuyến tính theo điện áp điều khiển nhỏ, nên được sử dụng trong các mạch ổn định biên độ dao động, các ứng dụng điều chỉnh độ lợi tự động (AGC). CMOS là thành phần cơ bản trong kỹ thuật mạch tích hợp (IC). Các IC CMOS là thành phần chính trong kỹ thuật số do có nhiều ưu điểm như công suất tiêu thụ rất thấp (dễ dàng cho các thiết bị dùng pin), không yêu cầu nghiêm ngặt điện áp nguồn cung cấp, mật độ tích hợp cao do công nghệ chế tạo đơn giản.
Nội dung dưới đây trình bày một số mạch ứng dụng và thiết kế dùng FET dựa vào các đặc điểm của chúng.
Trở kháng cao – dòng thấp. Các bộ đệm hoặc các bộ khuếch đại cho các ứng dụng mà trong nó dòng cực nền và trở kháng ngõ vào hữu hạn của BJT hạn chế hiệu suất. Do đó bạn có thể xây dựng các mạch như vậy với các FET rời, hiện nay khi học thực hành người ta ưa thích dùng các mạch tích hợp dùng FET (IC). Nhiều mạch này sử dụng FET như một trở kháng cao bên ngoài cho một cách thiết kế BJT khác, trong khi những mạch khác dùng FET hết. Khi các IC FET hiệu lực không được cung cấp đầy đủ, một mạch lai (JFET rời ở đầu vào, được góp thêm bởi một Op-Amp) có thể được tích hợp lại.
Các công tắc tương tự. Các MOSFET là các công tắc tương tự được điều khiển bằng điện áp rất tuyệt vời. Bạn nên sử dụng các IC “analog switch” hơn là xây dựng các mạch rời.
Logic số. Các MOSFET thống trị các vi xử lý, bộ nhớ, VLSI mục đích đặc biệt, và hầu hết logic số hiệu suất cao. Chúng được sử dụng độc quyền trong các thiết bị di động công suất thấp và logic công suất-micro.
Chuyển mạch nguồn. Các MOSFET công suất thích hợp hơn các transistor công suất lưỡng cực để đóng ngắt cho các tải; với ứng dụng này ta nên sử dụng các FET công suất rời.
Các điện trở thay đổi được, các nguồn dòng. Trong miền “tuyến tính” của đặc tuyến cực máng, các FET hoạt động giống các điện trở được điều khiển bằng điện áp; trong vùng bão hòa chúng là các nguồn dòng được điều khiển bằng điện áp.
Sự thay thế phổ biến cho các transistor lưỡng cực. Có thể sử dụng các FET trong các mạch dao động, các bộ khuếch đại, các bộ ổn áp, và các mạch tần số radio ở đó các transistor lưỡng cực cũng thường được sử dụng. FET không bảo đảm tạo ra một mạch tốt hơn – đôi khi chúng sẽ, đôi khi chúng không.
Mạch khuếch đại dùng FET
Mạch khuếch đại đơn
Có ba dạng cấu hình mạch khuếch đại dùng FET cơ bản: cực nguồn chung (common source), cực máng chung (common drain), và cực cửa chung (common gate). Những mạch này tương tự với mạch cực phát chung, cực thu chung, cực nền chung của BJT. Mạch nguồn chung có khả năng khuếch đại điện áp và tổng trở ngõ vào rất cao. Mạch cực máng chung là một bộ khuếch đại đệm với độ lợi điện áp gần bằng một, tổng trở vào rất cao, và tổng trở ra thấp. Mạch cực cửa chung có độ lợi điện áp cao, tổng trở vào thấp, và hoạt động tần số cao rất tốt.
Mạch khuếch đại cực nguồn chung (Common Source – CS)
Mạch khuếch đại cực nguồn chung được minh hoạ ở hình 1-1. Mạch phân cực bằng cầu phân áp và dùng tụ thoát C2 để hạn chế sự suy giảm ac. Nguồn tín hiệu (điện áp vs với điện trở nguồn rs) được nối tới cực cửa của FET thông qua tụ ghép C1. Tụ C3 ghép tải ngoài RL tới cực máng. Mạch này là một tầng khuếch đại đơn, với cực ngõ vào và cực ngõ ra là cực của tụ ghép.
Ghi nhớ rằng cực tính của các tụ trong hình 1-1, cực âm của tụ phải luôn luôn có điện thế thấp hơn cực dương. Việc nối không đúng cực tính của tụ có thể ảnh hưởng đến điều kiện phân cực tĩnh và hoạt động ac của mạch.
Về phương diện ac, tụ thoát C2 ở hình 1-1 có tác dụng nối cực nguồn của FET với đất. Như vậy, toàn bộ điện áp ngõ vào vi áp vào các cực cửa-nguồn. Khi điện áp ngõ vào tăng lên hay giảm xuống, làm cho điện áp VGS thay đổi theo và kết quả là độ lớn của dòng ID tăng hay giảm tương ứng. Sự thay đổi của ID làm cho sụt áp trên điện trở máng RD thay đổi. Sự thay đổi VRD này tạo thành điện áp ac ngõ ra vo.
Hình 1-1
Quan hệ pha giữa điện áp ngõ ra và điện áp ngõ vào có thể xác định được bằng cách xem xét sự thay đổi của tín hiệu ngõ vào và ngõ ra. Khi vi tăng theo chiều dương, nó làm giảm điện áp âm nguồn – cửa –VGS. Việc giảm –VGS làm tăng mức của ID và tương ứng làm tăng sụt áp trên RD. Vì VD = VDD – IDRD, tăng dòng ID sẽ gây ra sụt điên áp VD trên cực máng (điện áp ngõ ra). Do đó, khi vi tăng theo chiều dương, vo đi theo chiều âm. Tương tự, khi vi tăng theo chiều âm, sẽ làm tăng –VGS dẫn đến giảm mức ID, điều này làm giảm điện áp rơi trên RD và cho ra một điện áp ra vo tăng theo chiều dương. Như vậy, điện áp ra của bộ khuếch đại lệch pha 180o với điện áp ngõ vào. Mối quan hệ pha này được minh hoạ ở dạng sóng của hình 1-1.
Hệ số khuếch đại điện áp hay độ lợi của mạch là Av = vo/vi. Av phụ thuộc vào RD và RL và thông số kỹ thuật của FET. Phương trình cho độ lợi điện áp, trở kháng vào, trở kháng ra, có thể được xác định bởi việc phân tích ac của mạch.
Mạch tương tự mạch khuếch đại dùng BJT mắc kiểu E chung có tụ thoát độ lợi điện áp của mạch.
Av ≈ –gm(RD//RL).
Mạch cực máng chung (Common Drain – CD)
Trong mạch cực máng chung ở hình 1-2, điện áp ngõ ra được lấy trên điện trở nguồn RS. Tải ngoài điện trở RL được nối với cực nguồn của FET qua tụ liên lạc, và điện áp phân cực cho cực cửa được lấy ra từ VDD bởi cầu phân áp R1 và R2. Như vậy mạch được phân cực theo phương pháp cầu phân áp. Không có điện trở nối tiếp với cực máng, và không dùng tụ thoát cực nguồn.
Hình 1-2
Để hiểu hoạt động của mạch cực máng chung, chú ý rằng (cũng như bất cứ mạch nào phân cực bằng cầu phân áp) VG là một giá trị không đổi. Điện áp cực nguồn là VS = VG + VGS. Khi một tín hiệu được đưa vào cực cửa của FET qua tụ C1, VG được tăng lên và giảm đi khi tín hiệu vào biến đổi dương hoặc âm tương ứng. Do đó, VGS cơ bản vẫn duy trì không đổi, và bởi vì VS = VG + VGS, điện áp nguồn VS tăng lên khoảng 0,5 V, khi vi tăng lên 0,5 V. Tương tự, khi ngõ vào xuống – 0,5 V, VS giảm khoảng 0,5 V. Vì cực nguồn của FET là ngõ ra, ta thấy rằng điện áp ra của một mạch cực máng chung thì gần bằng điện áp ngõ vào. Như vậy, mạch cực máng chung có thể nó là có độ lợi điện áp là 1. Phân tích ac của mạch cực máng chung cho thấy rằng vo nhỏ hơn vi rất ít. Bởi vì điện áp ngõ ra tại cực nguồn của FET thay đổi theo sự thay đổi của điện áp tín hiệu nối vào cực cửa, cho nên mạch này cũng được gọi là mạch lặp cực nguồn.
Mạch tương tự mạch khuếch đại dùng BJT mắc kiểu C chung, độ lợi điện áp của mạch
Av ≈ 1
Mạch cực cửa chung (Common Gate – CG)
Mạch khuếch đại cực cửa chung dùng FET trình bày ở hình 1-3 dùng mạch phân cực là cầu phân áp và có một tải điện trở tải RL ghép qua tụ C3 đến cực máng của FET. Điện áp ngõ vào được ghép tới cực nguồn qua tụ C2. Tụ C1 tạo thành một ngắn mạch ac từ cực cửa đến đất. Bởi vì cực cửa được ngắn mạch ac với đất, tất cả điện áp ngõ vào tại cực nguồn của FET được áp vào cực cửa-nguồn.
Một điện áp ngõ vào tăng theo chiều dương sẽ kéo cực nguồn theo hướng dương trong khi cực cửa vẫn duy trì một điện áp không đổi. Như vậy, một tín hiệu tăng theo chiều dương sẽ làm tăng điện áp phân cực cửa-nguồn âm – VGS. Điều này có tác dụng làm giảm dòng cực máng và, hệ quả, làm giảm điện áp rơi trên điện trở cực máng (IDRD). Do VD = VDD – IDRD, việc giảm ID kết quả là một sự tăng VD (điện áp ra). Điều này cho thấy rằng tín hiệu ngõ vào tăng theo chiều dương sẽ cho tín hiệu ngõ ra cũng tăng theo chiều dương và ngược lại. Không có dịch pha giữa ngõ vào và ngõ ra trong một bộ khuếch đại cực cửa chung.
Hình 1-3
Mạch tương tự mạch khuếch đại dùng BJT mắc kiểu B chung, độ lợi điện áp của mạch:
Av = gm (RD // RL)
Phương trình này giống như phương trình độ lợi điện áp của mạch cực nguồn chung, trừ một điều là không có dấu “-“. Như đã giải thích trước đó, tín hiệu ngõ ra của một mạch cực cửa chung thì đồng pha với tín hiệu ngõ vào. Giống như mạch cực nguồn chung, độ lợi điện áp của mạch này có giá trị điển hình là 25.
Mạch khuếch đại BIFET ghép qua tụ
Hình 1-4
Một mạch khuếch đại BIFET hai tầng ghép qua tụ được trình bày trong hình 1-4. Tầng ngõ vào cung cấp một trở kháng ngõ vào rất cao và một độ lợi điện áp thông thường trong tầm từ 5 đến 15. Tầng hai có độ lợi điện áp của transistor lưỡng cực điển hình từ 200 đến 500, phụ thuộc vào các thông số transistor và các giá trị điện trở. Mỗi tầng có thể được thiết kế một cách độc lập.
Mạch khuếch đại BIFET ghép trực tiếp
Trong mạch BIFET ghép trực tiếp hình 1-5(a), transistor Q1 là một JFET kênh n và Q2 là một transistor lưỡng cực pnp. Một transistor lưỡng cực npn có thể được dùng ở trong mạch như được minh hoạ trong hình 1-5(b); tuy nhiên, mạch này có ít nhất một bất lợi quan trọng mà bạn cần biết.
Hình 1-5 (a) Hình 1-5 (b)
Trong mạch hình 1-5 (a), điện áp emitter của Q2 là
VE2(a) = VCC – VD – VEB
Với mạch trong hình 1-5 (b), điện áp emitter là
VE2(b) = VD – VBE
Bây giờ nhớ lại rằng mạch FET được thiết kế sử dụng dòng lớn nhất ID(max). Đặc tuyến truyền đạt của FET thì thích hợp ở một vị trí nào đó giữa cực đại và cực tiểu. Cho nên, ID hầu như chắc chắn giảm xuống nhỏ hơn mức thiết kế. Mức ID thấp hơn cho ra điện áp rơi ít hơn trên R3, làm cho VD lớn hơn mức thiết kế của nó. Với mạch trong hình 1-5(b), mức VD lớn hơn làm cho VE2(b) lớn hơn. Điều này làm tăng IC2, lái transistor vào vùng bão hoà. Trong trường hợp hình 1-5(a), mức VD cao hơn làm cho VE2(a) thấp hơn. Điều này cho ra một mức IC2 thấp, và như vậy transistor được lái ra khỏi vùng bão hoà.
Mạch khuếch đại công suất
Giống như trường hợp của mạch đẩy-kéo dùng BJT, transistor sẽ không dẫn ngay bên trên mức zero điện áp tín hiệu, điều này gây ra méo xuyên tâm. Nếu mỗi transistor được phân cực ngay đúng điện áp ngưỡng, MOSFET sẽ hoạt động trong chế độ lớp AB, như được vẽ trong hình 1-6. Mạch khuếch đại này bao gồm một transistor lưỡng cực là driver và các thành phần khác để bảo đảm ngõ ra tầng đẩy-kéo dùng MOSFET loại giàu. Dĩ nhiên, có các đặc tính khác cho thiết kế cơ bản này cho các bộ khuếch đại thương mại.
Mạch đẩy-kéo lớp AB căn bản trong hình 1-6 bao gồm một tầng E chung nó khuếch đại tín hiệu vào và ghép tín hiệu tới cực cửa của tầng đẩy-kéo, gồm Q2, và Q3. Ghi chú là R6 được thoát với tụ C3 cho phép các tín hiệu ac được cấp đến tầng đẩy-kéo. Biến trở R6 được sử dụng để phát triển điện áp dc để xác lập phân cực đến các điện áp ngưỡng của Q2 và Q3. Nó được điều chỉnh để cực tiểu méo xuyên tâm. Biến trở R1 được điều chỉnh để điện áp dc ngõ ra về zero khi không có tín hiệu vào.
Hình 1-6
Kiểu khuếch đại này có thể cho công suất ngõ ra tăng lên bằng cách đơn giản cộng thêm các cặp MOSFET mắc song song; tuy nhiên, điều này đôi khi có thể gây ra các dao đông không mong muốn. Để tránh điều này, các điện trở cực cửa phải được sử dụng để cách ly các MOSFET với nhau. Mặc dù không yêu cầu một cách nghiêm ngặt trong mạch khuếch đại được đơn giản hóa này, chúng được biểu diễn là các điện trở R8 và R9. Các bộ khuếch đại công suất với các MOSFET mắc song song công suất có thể lên đến trên 100 W.
Hình 1-5 là mạch 50-W AUDIO POWER AMPLIFIER được dẫn ra từ volume 3 Encyclopedia of electronic circuits Rudolf F. Graf. Đây là một thiết kế của Motorola, Inc.
Hình 1-7
Mạch khuếch đại âm tần này thiết kế với các TMOS Power FET hoạt động theo mạch cực nguồn chung (common-source). Nó được phân cực tắt, rồi mở rất nhanh khi một tín hiệu được nối vào. Lợi ích của thiết kế này là tầng ngõ ra rất ổn định với nhiệt độ.
U1 (MC1741SC) là một Op-Amp tốc độ tăng trưởng tín hiệu cao, lái Q3, Q4, và Q6 (hoạt động ở chế độ lớp AB) cấp điện áp thay đổi cho tầng công suất bao gồm Q7, Q8, Q9, và Q10. Hiệu ứng nhiệt dương của linh kiện TMOS cho phép hoạt động song song của Q7, Q8, và Q9 và cung cấp một linh kiện bổ phụ công suất cao hơn cho Q10. Những TMOS Power FET phải được lái từ một trở kháng nguồn thấp 100 Ω, để có được tốc độ mở thật sự cao.
Ổn định điện áp ra mạch dao động cầu wien
Mạch trong hình 1-8 ổn định điện áp ngõ ra bằng cách giảm độ lợi mạch khuếch đại khi biên độ ngõ ra lớn hơn mức yêu cầu. Điện trở kênh dẫn của transistror trường Q1 (kênh p) mắc song song với R4. Tụ C3 bảo đảm rằng Q1 không có ảnh hưởng lên điều kiện phân cực tĩnh của mạch. Điện áp phân cực ở cực cửa của FET được lấy từ điện áp ra bộ khuếch đại, nó được chỉnh lưu bởi diode D1 và được phân áp qua điện trở R6 và R5. Tụ C4 làm phẳng dạng sóng chỉnh lưu ngõ ra để cho một điện áp phân cực cực cửa của FET. Khi biên độ của tín hiệu ngõ ra nhỏ làm cho VGS nhỏ và điện trở máng RD của FET có giá trị nhỏ.
Độ lợi điện áp mạch khuếch đại là
Một giá trị nhỏ của RD giữ cho Av một giá trị cực đại. Khi vo lên đến một mức cao, VGS tăng, kết quả tăng điện trở kênh dẫn của FET. Việc tăng RD sẽ làm giảm Av, như vậy tránh cho mạch dao động với một mức vo cao.
Hình 1-8
Để thiết kế mạch ổn định biên độ dùng FET, phải hiểu biết trở kháng kênh dẫn FET và cách nó bị ảnh hưởng bởi điện áp phân cực cửa-nguồn được yêu cầu. Thí dụ, mạch dao động khi điện trở kênh dẫn là RD = X Ω tại VGS = 1 V, và điện áp ra đỉnh dao động sẽ là Vp ≈ 5 V. Điện trở R5 và R6 phải được chọn để có VR5 = 1 V khi vo = 5 V, cho phép VF đi qua diode. Điều này có thể là các điện trở lớn (trong tầm 100 kΩ), bởi vì trở kháng vào cao ở cực cửa của FET. Tụ C4 san phẳng dạng sóng chỉnh lưu nửa chu kỳ và xả qua R5 suốt khoảng thời gian giữa đỉnh của dạng sóng ra. Như vậy các giá trị C4 và R5 được tính để cho phép khoảng 10% xả suốt chu kỳ của tần số dao động. C3 là một tụ ghép, vì thế trở kháng của nó ở tần số dao động phải nhỏ hơn rất nhiều so với trở kháng kênh dẫn FET.
Điện trở R3 và R4 được xác định nhờ phương trình ở trên để cho một độ lợi điện áp mong muốn khi RD = X Ω.
Mạch điện hình 1-9 cũng là một mạch ổn định điện áp ngõ ra mạch dao động cầu Wien dùng JFET (Q1) kênh n có điện trở kênh dẫn RD nhỏ. Điện trở RD nhỏ này mắc nối tiếp với R3 và R4 trong mạch hồi tiếp âm của bộ khuếch đại dùng OPAMP 741 để điều chỉnh độ lợi bộ khuếch đại khi ngõ ra mạch dao động vo tăng lớn. Mạch này khác mạch trên là dùng JFET kênh n và được mắc nối tiếp với điện trở hồi tiếp thay vì mắc song song.
Hình 1-9
